SEMICONDUCTOR STORAGE DEVICE

Patent Number:

JP5135576

Publication date:

1993-06-01

Inventor(s):

TOMIUE KENJI

Applicant(s):

MITSUBISHI ELECTRIC CORP

Requested Patent:

JP5135576

Application Number: JP19910327099 19911113

Priority Number(s):

IPC Classification:

G11C11/403; G11C11/409

EC Classification:

Equivalents:

Abstract

PURPOSE:To provide a semiconductor storage device which can reduce the power voltage level in a self-refresh mode without causing any refreshing malfunction.

CONSTITUTION: A refresh mode detector circuit 91 detects a refresh mode in response to an internal refresh signal and produces a control signal phiS which is sent to the inside. A switch circuit 100 receives the signal phiS and switches the operating signals of a sense amplifier driving circuit 98. Then the drive timing of the amplifier 89 is delayed compared with the normal operation timing in a refresh mode.

Data supplied from the esp@cenet database - I2

THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12) 公 關 特 許 公 報 (A)

(11)特許出願公開番号

特開平5-135576

(43)公開日 平成5年(1993)6月1日


(51) Int.Cl. ⁵ G 1 1 C 11/403 11/409	識別記号	庁内整理番号	FI	:	技術表示箇所
		8320-5L 8320-5L	G11C	11/34 3 6 3 M 3 5 3 A	
				審査請求 未請求 請求項の数	1(全 9 頁)
(21)出願番号	特願平3-327099	÷ .	(71)出願人		
(22)出願日	平成3年(1991)11月13日		(72)発明者	三菱電機株式会社 東京都千代田区丸の内二丁目: 冨上 健司 兵庫県伊丹市瑞原4丁目1番5 株式会社北伊丹製作所内	
			(74)代理人	弁理士 早瀬 憲一	
•	ė				

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【目的】 セルフリフレッシュ時に電源電圧をリフレッシュ時の誤動作を招くことなく降圧することができる半 導体記憶装置を得る。

【構成】 外部からのリフレッシュ信号に応答してリフレッシュモードであることを検出し、内部に送る制御信号の。を発生するリフレッシュモード検出回路91と、上記制御信号の。を受けてセンスアンプ駆動回路98の動作信号を切り換える切換回路100とを備え、リフレッシュ動作時、センスアンプ89の駆動タイミングを通常動作時に比べて遅らせるようにした。



1

【特許請求の範囲】

【請求項1】 外部からのリフレッシュ信号に応答して メモリセルデータのリフレッシュを自動的に行う機能を 有する半導体記憶装置において、

前記外部からのリフレッシュ信号に応答してリフレッシ ュモードであることを検出し、内部に送る制御信号を発 生するリフレッシュモード検出手段と、

前記手段からの制御信号を受けてセンスアンプの駆動タ イミングを通常動作時に比べて遅らせる遅延手段とを有 する半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は半導体記憶装置に関 し、特に、オートリフレッシュ機能を有する半導体記憶 装置に関するものである。

[0002]

【従来の技術】近年、パーソナルコンピュータの普及は 著しく、様々な分野で用いられているが、最近では、特 に携帯型パーソナルコンピュータに対する需要が増大し られる記憶装置としては、電池保持(バッテリバックア ップ)が可能な低消費電力の記憶装置が要求される。

【0003】このような記憶装置として、通常、ダイナ ミック型半導体記憶装置(DRAM)またはスタティッ ク型半導体配憶装置(SRAM)が用いられる。このう ち、DRAMは、MOSキャパシタ(金属層を一方電極 とし、半導体領域を他方電極とし、その間の絶縁膜を誘 電体として用いるキャパシタ)に情報電荷を蓄積すると いう原理を利用している。しかしながら、このようなM OSキャパシタにおいては、その他方電極となる半導体 30 領域と半導体基板との間に形成される接合におけるリー クなどにより、蓄積電荷が徐々に失われるため、ある一 定時間ごとに蓄積情報を再書き込みする必要がある。こ のような再書き込み動作はリフレッシュ動作と呼ばれて おり、携帯用パーソナルコンピュータにおける記憶装置 としてDRAMを用いた場合、バッテリバックアップ時 においても一定時間ごとにリフレッシュを行う必要があ る。

【0004】DRAMの通常のリフレッシュモードには /RASオンリリフレッシュ,/CASピフォア/RA 40 Sリフレッシュがある。 /RASオンリリフレッシュ は、外部からリフレッシュ用の行アドレス(リフレッシ ュアドレス)を与え、ロウアドレスストロープ信号/R ASを立下げてDRAMを選択状態にして行うリフレッ シュモードである。この/RASオンリリフレッシュに おいてはコラムアドレスストローブ信号/CASは "H" のレベルにある。/CASピフォア/RASリフ レッシュモードは、信号/RASを "L" レベルにする 前に先に信号/CASを"L"レベルにしてリフレッシ

を自動的に行うモードである。これらの通常のリフレッ シュモードにおいては、信号/RAS,/CAS等のよ うな外部クロック信号により1サイクルずつ制御されて リフレッシュが実行される。従って、バッテリバックア ップ時にこのような通常のリフレッシュモードを用いる のは複雑な制御が必要となり好ましくない。

2

【0005】そこで、バッテリバックアップ時にも容易 にリフレッシュを行うために、例えば山田等が"Auto/S elf Refresh 機能内蔵64Kbit MOS ダイナミックRAM 10 ",電子通信学会論文誌、1983年1月、第J66-C巻、 第1号、第62頁~第69頁に解説しているように、リフレ ッシュ用のアドレスを発生するアドレスカウンタと、各 行のリフレッシュのタイミングを与えるタイマ回路とを 内蔵し、自動的にリフレッシュ動作を実行するセルフリ フレッシュモードを有するDRAMが考案され実用化さ れている。このセルフリフレッシュ動作については上述 の文献に詳しく解説されているが、以下に図面を参照し て簡単に説明する。

【0006】図4は、従来の半導体記憶装置におけるセ てきている。この携帯型パーソナルコンピュータに用い *20* ルフリフレッシュモードを有する64KピットDRAM の構成を示すプロック図であり、ここではリフレッシュ 動作に関連する部分のみが示されている。図において、 97は256行(2°)×256列(2°)の行列状に 配置されたメモリセルを備えるメモリアレイ、96はア ドレス切換回路95からのアドレス信号を受け、その信 号を一時的に保持し、かつ内部行アドレス信号RA。 ~ RA6 を発生するアドレスパッファ、88はアドレスパ ッファ96からの7ビットの内部行アドレス信号RA。 ~RA。 に応答してメモリアレイ97から対応の1行を 選択する行デコーダである。

> 【0007】明確には示さないが、メモリアレイ97は 各々128行256列の2つのプロックに分割されてお り、アドレスバッファ96からの7ピットの下位アドレ ス信号RA。~RA。により、各プロックから1本のワ ード線、即ち2本のワード線が同時に選択される。ま た、アドレスバッファ96からの最上位アドレス信号R A: はメモリアレイ97内のブロック選択用のアドレス 信号として用いられる。89はセンスアンプである。

【0008】1はDRAMのセルフリフレッシュ動作を 指定するための外部リフレッシュ信号/REFが入力さ れる入力端子、91は入力端子1を介して与えられる信 号/REFを受け、セルフリフレッシュモードが指示さ れているか否かを検出するセルフリフレッシュモード検 出回路、92はセルフリフレッシュモード検出回路91 からのリフレッシュ検出信号φ。 に応答してアドレス切 換回路95、リフレッシュアドレスカウンタ94及びタ イマ93の動作を制御する信号を発生するリフレッシュ **制御回路、93はリフレッシュ制御回路92からのリフ** レッシュ指示信号 φτ に応答して予め定められた間隔で ュ指示信号を与え、この信号状態に応じてリフレッシュ *50* リフレッシュ要求信号 φェ を出力するタイマ、94はタ

イマ93からのリフレッシュ要求信号 ϕ 1 に応答してリフレッシュ制御回路92より出力された信号 ϕ 1 によりそのカウント値を1つずつ増分し、そのカウント値に対応するリフレッシュアドレス ϕ 2 をアドレス切換回路95へ与えるリフレッシュアドレスカウンタ94である。

【0009】95は外部から与えられる行アドレス信号 A。 ~A でリフレッシュアドレスカウンタ94から発生されるリフレッシュアドレス q。 ~q 。 とを受け、そのいずれか一方を、リフレッシュ制御回路92からのリ 10フレッシュ検出信号 φ。 に応答してアドレスバッファ96へ伝達するアドレス切換回路95であり、ここでは、外部から与えられるアドレス信号 A。 ~A でとして、行アドレス信号と列アドレス信号が時分割多重して与えられる。

【0010】2はロウアドレスストロープ信号/RASが入力される入力端子、99は入力端子2からの信号/RASに応答して、ワード線駆動回路107及びアドレスバッファ96へ所定の信号を与えるバッファ、107は/RASバッファ99より受けた信号により発生した 20信号RXTをセンスアンプ駆動回路96に与えるワード線駆動回路、98はセンスアンプ89を活性化する信号Soを発生するセンスアンプ駆動回路である。

【0011】図5は従来の半導体記憶装置におけるメモリセルの周辺部の構成を示すプロック図であり、Qi,QiはN-chセンスアンプを構成するN型トランジスタ、Qi,QiはP-chセンスアンプを構成するP型トランジスタ、51は遅延回路、52はインバータ、QiはN型トランジスタ、QiiはP-chセンスアンプを活性化するN型MOSトランジスタ、QiiはP-chセ30ンスアンプを活性化するP型MOSトランジスタであり、センスアンプ駆動回路98は遅延回路51,インパータ52,N型MOSトランジスタQii,P型MOSトランジスタQiiより構成されており、ワード線駆動回路107からの信号RXTを、遅延回路51及びインパータ52を通して、N型MOSトランジスタQio及びP型MOSトランジスタQiiのが一トに与え、センスアンプ89を活性化する。

【0012】次に動作について説明する。図6は従来の 半導体装置におけるDRAMの動作を示すタイミングチ 40 ャートであり、図中、破線がセルフリフレッシュ時に相 当し、実線の波形は通常動作時の場合を示している。

【0013】入力端子2へ与えられる信号/RASを "H"レベルに保ち (スタンバイ状態)、かつ入力端子1へ与えられる外部リフレッシュ信号/REFを "L"レベルに立下げることにより、セルフリフレッシュモード検出回路91はリフレッシュが指示されたことを検出し、リフレッシュ検出信号のs を出力する。このリフレッシュ検出信号のs に応答してアドレス切換回路95は リフレッシュアドレスカウンタ94からのリフレッシュ 50

アドレス q_0 ~ q_0 をアドレスパッファ96へ与える。 アドレスパッファ96はこの与えられたリフレッシュアドレス q_0 ~ q_0 から内部リフレッシュアドレス q_0 ~ q_0 から内部リフレッシュアドレス q_0 ~ q_0 88はこの7ピットのリフレッシュアドレス q_0 ~ q_0 (q_0 ~ q_0 个 q_0 ~ q_0

(RA。~RA。)をデコードし、メモリアレイ97の各プロックにおいて128行のうちの1行、つまり1つのワード線を選択する。続いて図示しない回路によりこの選択された行に接続されるメモリセルのデータのリフレッシュが行われる。

【0014】外部リフレッシュ信号/REFが予め定め られたセット時間(最大16 μs)以上、"L"レベル に保持され続けると、セルフリフレッシュモードの指定 がセルフリフレッシュモード検出回路91により検出さ れる。リフレッシュ制御回路92はこのセルフリフレッ シュモード指定の検出に応答して、リフレッシュ指示信 号 φ г を立上げてタイマ93を起動する。タイマ93は このリフレッシュ指示信号の、に応答して、予め定めら れたセット時間(最大16μs)が経過すると、リフレ ッシュ要求信号φε を出力し、リフレッシュ制御回路9 2へ与える。リフレッシュ制御回路92はこのリフレッ シュ要求信号φι に応答して、信号φι をリフレッシュ アドレスカウンタ94へ出力し、リフレッシュアドレス カウンタ94はこの信号 φ ωの立ち上がりにより、その カウント値を増分する。また、この時上記信号 φ λ は、 ワード線駆動回路107に入力され、これによって該回 路107は信号RX及び信号RXTを順次立ち上げる。

【0015】これに応答して、リフレッシュアドレスカウンタ94は先のリフレッシュサイクルで出力したリフレッシュアドレス Q。~ q。をアドレス切換回路95へ与える。先のリフレッシュ動作と同様にして、この次のリフレッシュアドレス Q。~ q。 に対応する1行がメモリアレイ97において選択され、この選択された1行に選択されるメモリセルのデータのリフレッシュが行われる。

【0016】このタイマ93からのリフレッシュ要求信号 ϕ 』は、外部リフレッシュ信号/REFが"L"レベルにあり、かつ信号/RASが"H"レベルの状態にある限り、予め定められた周期で繰り返し発生される。従って、メモリアレイ97の各プロックにおいて、128本のワード線がこのセルフリフレッシュモードにおいて順次選択され、その選択されたワード線に接続されるメモリセルのデータがリフレッシュされる。例えば64KピットのDRAMの場合、 16μ s×128~約2msごとにメモリアレイ97のすべてのメモリセルがリフレッシュされることになる。主電源が切られたバッテリバックアップ時には自動的に上述のセルフリフレッシュ動作が行われる。

[0017]

【発明が解決しようとする課題】従来の半導体記憶装置

10

5

は以上のように構成されているので、セルフリフレッシュ時も通常動作時も、ワード線が立上がってからセンスアンプ89が駆動を開始するまでの時間Tは全く同じであった。この時間Tは、通常動作時のアクセスタイム(データ出力までの時間)を早くするために、ギリギリまで短くつめており、セルフリフレッシュ時に、例えば消費電流をより少なくするために電源電圧レベルを下げるなどした場合、メモリセルから十分データが読み出せないうちにセンスアンプ89を駆動し始めてしまうので、誤動作するなどという問題点があった。

【0018】この発明は上記のような問題点を解消するためになされたもので、セルフリフレッシュ時に電源電圧をリフレッシュ時の誤動作を招くことなく降圧することができる半導体記憶装置を得ることを目的とする。

[0019]

【課題を解決するための手段】この発明に係る半導体記憶装置は、外部からのリフレッシュ信号に応答してリフレッシュモードであることを検出し、内部に送る制御信号を発生するリフレッシュモード検出手段と、該手段からの制御信号を受けてセンスアンプの駆動タイミングを20 通常動作時に比べて遅らせる遅延手段とを備え、リフレッシュ時、ワード線が立ち上がってからセンスアンプが駆動開始するまでの時間を長くするようにしたものである。

[0020]

【作用】この発明においてはリフレッシュモード時にワード線の立ち上がりタイミングに対してセンスアンプの駆動タイミングを遅らせるようにしたから、リフレッシュ時電源電圧を下げた場合でもメモリセルからのデータの読み出しレベルが十分なレベルとなった後、センスア 30ンプが駆動することとなり、この結果リフレッシュ動作における誤動作を招くことなく、低消費電力化を図ることができる。

[0021]

【実施例】図1はこの発明の一実施例による半導体記憶装置のDRAMの構成を示すプロック図であり、図4と同符号のものは同一のものを示す。図において100はワード線駆動回路97とセンスアンプ駆動回路98との間に設置され、リフレッシュ検出信号 φs によって制御された切換回路である。

【0022】図2はこの発明の一実施例による半導体記憶装置の切換回路の構造を示すプロック図であり、図において、Q20, Q22はN型MOSトランジスタ、Q21, Q23はP型MOSトランジスタ、50はインパータ、51は遅延回路である。信号RXBの入力端子と信号RXTの出力端子との間には、N型MOSトランジスタQ20, P型MOSトランジスタQ21からなるトランスミッションゲート53と、N型MOSトランジスタQ22, P型MOSトランジスタQ23からなるトランスミッションゲート54とが並列に接続され、トランスミッション 50

ゲート 5 4 と出力端子との間には遅延回路 5 1 が接続されており、トランジスタQ20、Q23のゲートにはリフレッシュ検出信号 ϕ 5 が、トランジスタQ21、Q22のゲートにはインバータ 5 0 によるリフレッシュ検出信号 ϕ 5 の反転信号が与えられるようになっている。

【0023】次に動作について説明する。図3はこの発明の一実施例による半導体装置の動作を示すタイミングチャートであり、図中、破線がリフレッシュ時に相当し、実線の波形は通常動作時の場合を示している。

【0024】セルフリフレッシュ時には、リフレッシュ 検出信号 φs は "H"レベルになる。この場合、トラン ジスタ Q20, Q21からなるトランスミッションゲート 5 3がオンとなるので、ワード線駆動回路 107から発生 した信号 RXBは、遅延回路 51を通ってセンスアンプ 駆動回路 98への信号 RXTを遅らせる。

【0025】通常動作時には、リフレッシュ検出信号 ϕ は "L"レベルになる。この場合、トランジスタQ22、Q23からなるトランスミッションゲート54がオンとなるので、ワード線駆動回路107から発生した信号RXBは遅延回路51を通ることなく、センスアンプ駆動回路98へ信号RXTとしで送られるので、遅延はなく、図3に示すような各タイミングとなる。セルフリフレッシュ時にはワード線が立上がってから、センスアンプ活性化開始までの時間は $T+\Delta T$ となり、通常動作時に比べて遅延回路51による遅延時間 ΔT 遅くなる。

【0026】このように本実施例では、リフレッシュ動作時にセルフリフレッシュモード検出回路91より発生するリフレッシュ検出信号の。により、センスアンプ駆動回路98への動作信号を通常動作時に比べて遅らせる切換回路100を設けたので、リフレッシュモード時には、ワード線が立ち上がってからセンスアンプ89が駆動を開始するまでの時間Tが長くなり、リフレッシュモード時にワード線の立ち上がりタイミングに対してセンスアンプの駆動タイミングを遅らせるようにしたから、リフレッシュ時電源電圧を下げた場合でもメモリセルらのデータの読み出しレベルが十分なレベルとなった後、センスアンプが駆動することとなり、この結果リフレッシュ動作における誤動作を招くことなく、低消費電力化を図ることができる。

40 [0027]

【発明の効果】以上のように、この発明に係る半導体記憶装置によれば、セルフリフレッシュ時に電源電圧をリフレッシュ時の誤動作を招くことなく降圧することができる半導体記憶装置を得るので、リフレッシュモード時には、センスアンプの動作マージンが拡大されることとなり、低消費電力化のために電源電圧を下げた場合にても正常に動作することができ、経済的になるという効果がある。

【図面の簡単な説明】

【図1】この発明の一実施例による半導体記憶装置のD

7

RAMの構成を示すプロック図である。

【図2】この発明の一実施例による半導体記憶装置の切換回路の構成を示すプロック図である。

【図3】この発明の一実施例による半導体記憶装置の動作を示すタイミングチャートである。

【図4】従来の半導体記憶装置におけるセルフリフレッシュモードを有する64KピットDRAMの構成を示す図である。

【図 5】従来の半導体記憶装置におけるメモリセルの周 辺部の構成を示すプロック図である。

【図6】従来の半導体記憶装置の動作を示すタイミングチャートである。

【符号の説明】

- 1 入力端子
- 2 入力端子
- 50 インパータ
- 51 遅延回路
- 52 インパータ
- 53 トランスミッションゲート
- 54 トランスミッションゲート
- 88 行デコーダ
- 89 センスアンプ
- 91 セルフリフレッシュモード検出回路

92 リフレッシュ制御回路

93 タイマ

94 リフレッシュアドレスカウンタ

95 アドレス切換回路

96 アドレスパッファ

97 メモリアレイ

98 センスアンプ駆動回路

99 /RAS入力パッファ

100 遅延切換回路

10 107 ワード線駆動回路

Q。 N型MOSトランジスタ

Q₁ N型MOSトランジスタ

Q2 N型MOSトランジスタ

Q₂ P型MOSトランジスタ

Q4 P型MOSトランジスタ

Q10 N型MOSトランジスタ

Q11 P型MOSトランジスタ

Q20 N型MOSトランジスタ


Q21 P型MOSトランジスタ

20 Q22 N型MOSトランジスタ

Q28 P型MOSトランジスタ

C。 容量素子


[図2]




51: 遅延回路 Q20,Q22:N型MOS*kランジスタ* Q21,Q23:P型MOS*kランジスタ*

53 と ノランスミッションゲート


【図3】




【図1】




【図4】



【図5】



【図6】



THIS PAGE BLANK (USPTO)